韦尔股份申请时钟产生电路专利，能输出固定周期的时钟信号

转自：金融界

本文源自:金融界

金融界2023年11月28日消息，据国家知识产权局公告，上海韦尔半导体股份有限公司申请一项名为“时钟产生电路”，公开号CN117134746A，申请日期为2022年5月。

专利摘要显示，本发明的时钟产生电路通过重复如下动作而输出固定周期的时钟信号，即，在使能信号为H电平时，时钟信号立即上升，经由第1电容器使感应端为L电平后，经由电阻而使感应端的电压慢慢上升，在感应端达到特定电位时，通过第2变流器的输出为L电平，时钟信号为L电平，且反转时钟信号为H电平而使感应端为H电平，此后，通过经由电阻来流动电流而使感应端的电压慢慢下降，在感应端达到特定电位时，第2变流器的输出为H电平，时钟信号为H电平，经由第1电容器而使感应端为L电平，其后经由电阻而使感应端的电压慢慢上升，在感应端达到特定电位时，第2变流器的输出为L电平，时钟信号为L电平。